# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-77298 (P2001-77298A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 25/065 25/07

H01L 25/08

Z

25/18

## 審査請求 未請求 請求項の数3 OL (全 4 頁)

(21)出願番号	特願平11-254355	(71)出顧人	000144038 株式会社三井ハイテック
(22)出顧日	平成11年9月8日(1999.9.8)	(ma) stanti de	福岡県北九州市八幡西区小嶺2丁目10-1
		(72)発明者	福岡県北九州市八幡西区小嶺2丁目10番1
		(72)発明者	号 株式会社三井ハイテック内 平島 哲之
		(72) 光明省	福岡県北九州市八幡西区小嶺2丁目10番1 号 株式会社三井ハイテック内
		(72)発明者	石原 政道
		(, =, , , , , , , , , , , , , , , , , ,	福岡県北九州市八幡西区小嶺2丁目10番1
		(74)代理人	号 株式会社三井ハイテック内 100071054
		(13)103/	弁理士 木村 高久


## (54) 【発明の名称】 マルチチップパッケージ

## (57)【要約】

【課題】中間配線基板の片面化に適したマルチチップパ ッケージを提供する。

【解決手段】第1の半導体チップ(10)と、第2の半 導体チップ (12) とを、該第1の半導体チップ (1

- 0) のパッド形成面上に配設された中間配線基板(1
- 4) の露呈面を介して接続する。



#### 【特許請求の範囲】

【請求項1】 第1および第2の半導体チップの少なく とも一方がリードフレームに接続されたマルチチップパ ッケージにおいて、

前記第1および第2の半導体チップは、該第1の半導体 チップのパッド形成面上に配設された中間配線基板の露 呈面を介して接続されることを特徴とするマルチチップ パッケージ。

【請求項2】 前記中間配線基板の露呈面と、前記第1 および第2の半導体チップのパッド形成面とは、ワイヤーにより接続されることを特徴とする請求項1記載のマルチチップパッケージ。

【請求項3】 前記中間配線基板は、片面基板で構成されることを特徴とする請求項1または2記載のマルチチップパッケージ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、マルチチップパッケージに関し、特に、中間配線基板の片面化に適したマルチチップパッケージに関する。

### [0002]

【従来の技術】1つのパッケージ内に複数の半導体チップ(例えば、ロジックとメモリ)を備えたマルチチップパッケージが知られている。これら複数の半導体チップは、通常、積層配置され、パッケージの薄型化が図られる。

【0003】さらに、コストの低減を図るため、上記各 半導体チップには、汎用サイズのものが使用される。汎 用サイズのロジックとメモリは、通常チップサイズが異 なるため、この両者が組み込まれる場合は、該各チップ の配線に中間配線基板を利用することが望ましい。

【0004】従来この種の中間配線基板には、セラミックの両面多層基板が用いられ、該多層基板の表裏面には、それぞれ配線パターンが形成される。該表裏面の配線パターンには、それぞれ別のチップが搭載され、該各チップは、その搭載された配線パターンに接続される。

【0005】しかし、両面多層基板は製造コストが高く、また、セラミック基板は厚いため、パッケージのコスト低減および薄型化を進展させるためには、さらなる改善が望まれる。

#### [0006]

【発明が解決しようとする課題】本発明は、中間配線基板の片面化に適したマルチチップパッケージを提供することを課題とする。

#### [0007]

【課題を解決するための手段】上記課題を解決するため、本発明では、第1および第2の半導体チップが該第1の半導体チップのパッド形成面上に配設された中間配線基板の露呈面を介して接続される。

【0008】上記構成により、第1の半導体チップと第

2の半導体チップの接続パターンを中間配線基板の露呈面に集中させることができるため、片面基板の使用が可能になる。

#### [0009]

【発明の実施の形態】図1は、本発明の第1の形態の構成を示す断面図である。以下、同図に基いて該第1の形態の構成を説明する。

【0010】第1の半導体チップ10は、リードフレーム20のダイパッド上に載置され、チップ積層構造の土台となる。土台という観点からすれば、第1の半導体チップ10は、プロセッサ等の比較的大きなチップであることが好ましい。この第1の半導体チップ10は、ワイヤー22によってインナーリードに接続される。

【0011】ダイパッドは、同図に示すように、インナーリードよりも下方に形成し該チップの厚さを吸収させて、パッケージ18の薄型化を図ることが好ましい。

【0012】中間配線基板14は、第1の半導体チップ10のパッド形成面上に載置され、その上面に配線パターン16を備える。この中間配線基板14は、テープ基板で構成することが好ましい。これは、テープ基板が従来のセラミック基板よりも安価で薄く形成できるためである。また、テープ基板を用いれば、配線設計の自由度が向上するという利点もある。

【0013】第2の半導体チップ12は、上記配線パターン16上に載置され、ワイヤー22によって該配線パターン16に接続される。この第2の半導体チップ12は、メモリ等の比較的小さなチップであることが好ましい。

【0014】同図を参照すれば明らかであるように、上記各構成要素の大きさには、「第2の半導体チップ12<br/>
く中間配線基板14<第1の半導体チップ10」の関係がある。この関係により、配線パターン16および第1の半導体チップ10の上面が部分的に露呈することになる。各要素を接続するワイヤー22は、この露呈面にボンディングされる。

【0015】上記構造では、第2の半導体チップ12が中間配線基板14を介して、一旦第1の半導体チップ10に接続され、該第1の半導体チップ10の露呈面とインナーリードとがワイヤー22によって接続される。即ち、第2の半導体チップ12の配線は、一旦、第1の半導体チップ10のパッド形成面上に集中し、ここからインナーリードへと導かれる。

【0016】このような配線構造は、第2の半導体チップ12が第1の半導体チップ10の専用チップ(例えば、プロセッサ用のメモリ)である場合に有用である。このような場合には、第2の半導体チップ12からの配線を第1の半導体チップ10の入力端子にのみ接続すればよいので、第2の半導体チップ12の配線をインナーリードに中継するためのワイヤーは不要である。

【0017】このように、本発明の第1の形態によれ

ば、中間配線基板14の配線パターン16は、少なくとも第2の半導体チップ12が載置される側にのみ設ければよいため、中間配線基板14を片面基板で構成することが可能になる。その結果、両面多層基板を用いた場合に比べて、パッケージの薄型化および製造コストの低減が期待できる。

【0018】図2は、本発明の第2の形態の構成を示す断面図である。同図に示すように、インナーリードへのワイヤー接続は、中間配線基板14の配線パターン16から行ってもよい。この構造は、第2の半導体チップ12の配線をインナーリードに直接導きたい場合に有用である。

【0019】図3は、本発明の第3の形態の構成を示す断面図である。同図に示すように、中間配線基板は、テープ基板24を2層重ねて形成してもよい。この場合、各層間の接続は、ビアホール26を介して行う。この場合、テープ基板24と第1の半導体チップ10の接続は、配線パターン16の露呈部分を利用して行う。

【0020】図4は、本発明の第4の形態の構成を示す 断面図である。同図に示すように、複数のテープ基板2 4を階段状に積層し、各テープ基板24の露呈面からワ イヤーを引き出すことも可能である。

【0021】図5は、本発明の第5の形態の構成を示す 断面図である。同図に示すように、テープ基板24は、 両面に配線パターンを形成したものを用いてもよい。

#### 【図面の簡単な説明】

【図1】本発明の第1の形態の構成を示す断面図である。

【図2】本発明の第2の形態の構成を示す断面図である

【図3】本発明の第3の形態の構成を示す断面図である。 ろ


【図4】本発明の第4の形態の構成を示す断面図であ ス

【図5】本発明の第5の形態の構成を示す断面図である。


#### 【符号の説明】

10…第1の半導体チップ、12…第2の半導体チップ、14…中間配線基板、16…配線パターン、18…パッケージ、20…リードフレーム、22…ワイヤー、24…テープ基板、26…ビアホール


【図1】




【図2】



【図3】



【図4】



[図5]

